rggen 0.10.0

RgGen is a code generation tool for ASIC/IP/FPGA/RTL engineers. It will automatically generate soruce code related to control/status registers (CSR), e.g. SytemVerilog RTL, UVM RAL model, from human readable register map documents.

Gemfile:
= Copiar al portapapeles ¡Copiado!

instalar:
=

Versiones:

0.33.1 - January 23, 2024 (16 KB)
0.33.0 - January 22, 2024 (16 KB)
0.32.2 - January 03, 2024 (16 KB)
0.32.0 - December 28, 2023 (16 KB)
0.31.3 - October 18, 2023 (16 KB)
0.10.0 - July 31, 2019 (44,5 KB)

Mostrar todas las versiones (67 total)

dependencias de Runtime (3):

rggen-core ~> 0.10

rggen-spreadsheet-loader ~> 0.10

rggen-systemverilog ~> 0.10

dependencias de Development (1):

bundler >= 0

Mostrar toda la cadena de dependencias

Propietarios:

Subida por:

Autores:

Taichi Ishitani

SHA 256 checksum:

0a304337000817fb2440bece94c66bbed19aaadf53b924437600a6b649658266

Total de descargas 88.588

Para esta versión 1.750

Licencia:
MIT

Versión de Ruby requerida: >= 2.3

Nuevas versiones requieren AMF: true

Enlace:

Página Wiki Lista de Correo Seguimiento de Bugs Descarga Revisar cambios Badge RSS Reportar abusos Dependencias inversas