rggen 0.13.0

RgGen is a code generation tool for ASIC/IP/FPGA/RTL engineers. It will automatically generate soruce code related to control/status registers (CSR), e.g. SytemVerilog RTL, UVM RAL model, Wiki documents, from human readable register map specifications.

Gemfile:
=

インストール:
=

バージョン履歴:

0.35.0 February 19, 2025 (16KB)
0.34.0 January 23, 2025 (16KB)
0.33.4 November 28, 2024 (16KB)
0.33.3 July 20, 2024 (16KB)
0.33.2 June 11, 2024 (16KB)
0.13.0 August 28, 2019 (8.5KB)

全てのバージョンを表示（全72件）

Runtime依存関係 (5):

rggen-core ~> 0.13

rggen-default-register-map ~> 0.13

rggen-markdown ~> 0.13

rggen-spreadsheet-loader ~> 0.13

rggen-systemverilog ~> 0.13

Development依存関係 (1):

bundler >= 0

全ての推移的な依存関係を表示

所有者:

プッシュ者:

作者:

Taichi Ishitani

SHA 256チェックサム:

=

累計ダウンロード数 107,111

このバージョンのみ 1,849

このバージョンがリリースされたのは:
August 28, 2019 3:41pm

ライセンス:
MIT

必要なRubyのバージョン: >= 2.3

新しいバージョンはMFAを必要とします: true

リンク:

ホームページ Wiki メーリングリストバグトラッカーダウンロード差分をレビューバッジ RSS 悪用報告被依存関係