rggen 0.27.1

RgGen is a code generation tool for ASIC/IP/FPGA/RTL engineers. It will automatically generate soruce code related to configuration and status registers (CSR), e.g. SytemVerilog RTL, UVM RAL model, Wiki documents, from human readable register map specifications.

版本列表:

0.29.0 - January 02, 2023 (15.5 KB)
0.28.0 - October 10, 2022 (15.5 KB)
0.27.2 - August 30, 2022 (15.5 KB)
0.27.1 - August 21, 2022 (15.5 KB)
0.27.0 - July 05, 2022 (15.5 KB)

显示所有 (54 个版本)

Runtime 依赖关系 (6):

rggen-c-header ~> 0.2.0

rggen-core ~> 0.27.0

rggen-default-register-map ~> 0.27.0

rggen-markdown ~> 0.23.0

rggen-spreadsheet-loader ~> 0.22.1

rggen-systemverilog ~> 0.27.0

Development 依赖关系 (1):

bundler >= 0

Show all transitive dependencies

所有者:

Pushed by:

作者:

Taichi Ishitani

SHA 256 checksum:

1747831bdde9515b1b1a8a8d7298fe1ed8369b53bd16eb09a72f1f85ef78063e

rggen 0.27.1

版本列表:

Runtime 依赖关系 (6):

Development 依赖关系 (1):

所有者:

Pushed by:

作者:

SHA 256 checksum:

下载总次数 73,171

这个版本 321

Gemfile:
= 复制到剪贴板已复制

安装:
=

许可:
MIT

需要的 Ruby 版本: >= 2.6

New versions require MFA: true

Version published with MFA: true

相关链接:

rggen 0.27.1

版本列表:

Runtime 依赖关系 (6):

Development 依赖关系 (1):

所有者:

Pushed by:

作者:

SHA 256 checksum:

下载总次数 73,171

这个版本 321

Gemfile: = 复制到剪贴板 已复制

安装: =

许可: MIT

需要的 Ruby 版本: >= 2.6

New versions require MFA: true

Version published with MFA: true

相关链接:

Gemfile:
= 复制到剪贴板已复制

安装:
=

许可:
MIT